电子发烧友网 > 可编程逻辑 > FPGA/ASIClong88.vip龙8国际 > 正文

利用MMCM实现多芯片相位对齐的串行收发器纠偏方法

2018年01月12日 05:53 次阅读
在一些特定的应用场景下,需要支持单板内多芯片串行收发器纠偏。要求各接收/发送机输入/出的数据相位差很小,比如250pS。为了达到该long88.vip龙8国际指标要求,必须使用多通道相位对齐long88.vip龙8国际、输入输出FIFO旁路long88.vip龙8国际。通常的相位对齐long88.vip龙8国际由于引入了Delay_Aligner,会带来2~4nS的相位不确定,不能满足系统指标要求。 这里介绍一种利用MMCM实现多芯片相位对齐的串行收发器纠偏方法: 1) 利用图1所示电路实现多芯片间的全局时钟相位对齐。该电路通过单板上的low Skew时钟分配器分发同相位时钟到多个相同的芯片的相同全局时钟管脚上,再由MMCM实现零延迟BUFG电路,实现到每个GT的USRCLK/2的延迟差最小,达到全板GT的USRCLK/2同相位的目的。 图1. 时钟架构图 2) 利用7系Tranceiver的Phase_Aligner实现TX/RXBUFFER Bypass。 7系列GT(GTX,GTH,GTP)支持TXBUFFER/RXBUFFER Bypass功能,该功能将Tranceiver内部的XCLK的相位调整到与TXUSRCLK或RXUSRCLK同相(误差小于1UI)。这样,由于整个单板的所有通道的TXUSRCLK和RXUSRCLK同相位(由时钟架构保证。即使有误差,也可以重复并在龙8国际娱乐网站中校准)。具体Phase_Aligner控制时序见图2. 图2. 全局时钟作为TXUSRCLK/RXUSRCLK的Phase_Aligner控制时序图 应用案例:某公司需要一个2048通道,且延迟差在250pS内的解决方案。系统分解到8块单板实现,每块单板支持128通道。通过背板龙8国际娱乐网站,可以保证到达每块单板的100MHz高质量时钟的相位是同相的。这样,只要单板内的各通道延迟差能控制在200pS内,就可以实现该要求。XILINX采用上述解决方案,实现了该需求,且在实际的系统中满足了系统要求。

long88.vip龙8国际专区

关注电子发烧友微信
有趣有料的资讯及long88.vip龙8国际干货
下载发烧友APP
打造属于您的人脉电子圈
关注发烧友课堂
锁定最新课程活动及long88.vip龙8国际直播
收藏 人收藏
分享:

评论

相关推荐

用于Virtex7的电源模块:纹波噪声峰值仅7....

赛灵思一直要求电源厂商将输出纹波噪声的峰值控制在10mV以下,但只有日本Bellnix公司满足了这个...
发表于 2013-07-23 09:49 814次阅读
用于Virtex7的电源模块:纹波噪声峰值仅7....

Exar发布单芯片串行收发器SP339

Exar公司为其单芯片RS-232/RS-485/RS-422串行收发器产品家族再添一款多功能产品-...
发表于 2011-11-24 09:19 455次阅读
Exar发布单芯片串行收发器SP339

赛灵思推出28Gbps串行收发器的Virtex-...

  28nm FPGA实现的28Gbps串行收发器(Serdes)竞争格局今天出现了戏剧性的变化,一...
发表于 2010-11-19 09:08 298次阅读
赛灵思推出28Gbps串行收发器的Virtex-...